

참가번호 400번

2023캠퍼스 특허 유니버시아드

특허전략수립부문

[A2] 칩렛 패키지 기술

칩렛 패키지 기술 특허전략 수립

배경

1. 서론
2. 시장분석

데이터 추출

1. 기술분류표
2. 검색식 과정
3. 노이즈 제거

정량 분석

1. 국가별 동향
2. 출원인별 동향
3. 기술별 동향

정성분석

1. 주요 특허 선정
2. 핵심 특허 선정
3. 기술 흐름도

회피설계


1. 2.5D 회피설계
2. 3D 회피설계

R&D 전략


1. 공백기술
2. R&D 전략(액상 언더필)
3. R&D 전략(열 계면 물질)

배경


전공정의 미세화



미세화의 한계




이종 접합 구조를 통한 새로운 성능 개선



✓ 기업마다 독자 기술로 개발된 칩렛 기술의 등장


	SAMSUNG	TSMC	Intel
2.5D	I-Cube, H-Cube	CoWoS (R, L)	EMIB
3D	X-Cube	SolC	Foveros
융합	3.5D	SolC-CoWoS	Co-EMIB





- Flip-Chip, \$ 23,938M, 83%
- Fan-out, \$ 1,256M, 5%
- Fan-in WLP, \$ 2,068M, 7%
- Chiplet, \$ 1,466M, 5%
- Embedded Die, \$ 55M, 0.2%

연평균 성장률
21%



- Flip-Chip, \$ 32,291M, 77%
- Fan-out, \$ 3,046 M, 7%
- Fan-in WLP, \$ 2,491 M, 6%
- Chiplet, \$ 4,186M, 10%
- Embedded Die, \$ 149M, 0.4%

칩렛 패키지의 연평균 성장률은 21%
첨단 패키지 중 두드러지는 성장세를 보임

Flip-Chip	연평균 성장률 5.9%
Fan-out	연평균 성장률 1.6%
Fan-in WLP	연평균 성장률 3.2%
Chiplet	연평균 성장률 21.3%
Embedded Die	연평균 성장률 18%

데이터 추출

문제에서 제시된 조건에 **중분류** 따른 설정

기술의 효과에 따른 소분류 설정				
대분류	중분류	소분류		
칩렛 패키지 기술	2.5D	방열	소형화	경제성
		전력 효율		물리적 안정
	3D	방열	소형화	경제성
		전력 효율		물리적 안정
	융복합	방열	소형화	경제성
		전력 효율		물리적 안정



기술의 차이점에 따른 소분류 설정				
대분류	중분류	소분류		
칩렛 패키지 기술	2.5D	Si 인터포저		
		Si 브릿지		
		RDL 인터포저		
	3D	솔더 범프		
		마이크로 범프		
		TSV		
		하이브리드 본딩		
	융복합	Si 인터포저		
		Si 브릿지		
		RDL 인터포저		

인터포저의 종류

복수의 칩을
적층하는 기술

인터포저의 종류

소분류(효과)의 연결성 높음
→ 분류 기준이 명확 x

융복합 표본 수 소
→ 정량적 특성 표현 부족

2.5D와 3D는 **기술의 차이점**에 따른 소분류, 융복합은 **중분류** 기준으로 설정

대분류	중분류	소분류	설명
칩렛 패키지 기술 [A]	2.5D [AA]	Si 인터포저 [AAA]	실리콘 인터포저를 통해 연결하는 구조
		Si 브릿지 [AAB]	재배선과 Si 구조물을 통해 연결하는 구조
		RDL 인터포저 [AAC]	재배선 인터포저를 통해 연결하는 구조
	3D [AB]	솔더 범프 [ABA]	솔더 범프 및 범프를 통해 적층하는 구조
		마이크로 범프 [ABB]	마이크로 범프를 통해 적층하는 구조
		TSV [ABC]	TSV 내부의 전도성 물질을 통해 적층하는 구조
		하이브리드 본딩 [ABD]	Cu-Cu(Pillar), Pad-Pad 구조를 통해 적층하는 구조
	융복합 [AC]	복수의 칩렛을 인터포저 및 기판으로 연결하는 구조	

‘이종 접합 칩렛 패키지 기술’에 대한 **기술 분석**을 바탕으로 검색 키워드를 도출
기술 분석만으론 한계가 있어 **주요 출원인의 특허를 참고**

분류				유사 및 동의어
반도체	필수 요소(Chip)			웨이퍼, Die, Interposer
	후공정	패키지		후공정, 후처리, Post Process
		칩렛	접합	연결, Bridge, Bond*
			적층	Stack, Laminat*, Multi

IPC 분류 코드
H01L(반도체 장치) G11C(반도체 메모리 장치)

➡ 반도체의 필수요소, 패키지, 접합, 적층으로 키워드 분류

✓ 기본 키워드를 바탕으로 검색식 도출

1차

필수 구성요소

패키지 유사어

적층 및 접합 유사어

IPC 코드 (반도체 관련 키워드)

(반도체 OR semicon*) AND (패키* OR packa*) AND
(적층 OR laminat* OR 스택* OR stack*) AND
(배선* OR wir* OR 접합* OR intergrat* OR 본딩* OR bond* OR 연결 OR interconnect*)

9,969건

✓ 필수 구성요소 (Chip/Wafer) 추가
✓ 패키지 관련 유사어 추가

2차

(웨이퍼 OR wafer OR chip* OR 칩* OR die OR 다이*)
AND (반도체 OR semicon*) AND (패키* OR packag* OR 페키* OR (후 ADJ 공정))
AND (적층 OR laminat* OR 스택* OR stack* OR 본딩* OR bond*)
AND (배선* OR wir* OR 접합* OR intergrat* OR 연결 OR interconnect*)

8,334건

✓ 반도체 키워드를 IPC 코드로 대체
✓ 적층 및 접합에 대한 유사어 추가

3차

(웨이퍼 OR wafer OR chip* OR 칩* OR die OR 다이*) AND
(패키지* OR 패키징* OR 페키* OR packag* OR (후 ADJ 공정)) AND
(적층 OR lamina* OR 스택* OR stack* OR 본딩* OR bond* OR
(multi* adj layer*) OR 접착* OR adhesive*) AND
(배선* OR wir* OR 접합* OR intergrat* OR 연결 OR interconnect*
OR bridge OR 브릿지 OR 브리지) AND
(H01L* or G11C*).ipc

4,977건

✓ 칩을 대체할 수 있는 키워드 추가
✓ 실리콘 관통 전극 키워드 추가
✓ 패키지 및 적층에 관한 유사어 추가

검색 정보원	검색식	건수
Wipson	(웨이퍼 OR wafer OR chip* OR 칩* OR die OR 다이* OR 로직 OR Logic OR HBM OR Interposer* OR 인터포저 OR TSV OR trough OR 관통 OR via OR 비아) AND (패키지* OR 패키징* OR 페키* OR packag* OR (후 ADJ 공정) OR (후 ADJ 처리) OR (포스트 프로세*) OR (Post Process*)) AND (적층 OR laminat* OR 스택* OR 스택킹 OR stack* OR 본딩* OR bond* OR 다층 OR (multi* ADJ (chip OR layer*)) OR 접착* OR adhesive*) AND (배선* OR wir* OR 접합* OR intergrat* OR 연결 OR interconnect* OR bridge OR 브릿지 OR 브리지) AND (H01L* OR G11C*).ipc	5,066건
검색식 구조		
구성 요소 AND 패키지 AND 적층 AND 접합 AND IPC코드		

*H01L: 반도체 장치
G11C: 반도체 메모리 장치



중복 특허 및 칩렛 기술과 무관한 특허 제거

문제에서 주어진 조건 이외 특허 제거

- ✓ 2.5D: 실리콘 인터포저 (브릿지)
- ✓ 3D: TSV를 이용한 복수의 칩 적층
- ✓ 융복합: 2.5D와 3D의 결합


기술 분류와 관련성이 낮은 특허 제거

- ✓ 관련성이 낮더라도, 기존 기술을 대체/대안할 수 있는 경우 포함

* 칩렛 관련 패키지 기술은 이중 접합 패키지 기술로 한정

정량분석


칩렛기술 국가별 특허동향



반도체 성능의 한계 극복

- ✓ 전공정 미세화의 한계로 인해 정체된 기술발전을 해결하기 위해 많은 기업들이 칩렛 기술을 연구 및 개발하고 있음


국가 별 특허 비중



'당근책'도 열심히 내놓고 있다. 앞서 미국 정부는 2024년까지 투자비의 40% 수준을 세액공제하고, 반도체 인프라와 R&D에 228억 달러(약 25조7100억원)를 지원하기로 했다. 이 같은 분위기 속에서 지역 내 일자리를 만들기 위한 지방 정부의 노력도 한창이다. 삼성전자가 공장 신설을 검토 중인 텍사스주 테일러시 의회는 최근 삼성전자가 반도체 제조공장을 지을 경우 향후 20년간 재산세를 최대 90% 감면하겠다고 밝혔다.

미국 특허 중 외국기업 비중 63%

- ✓ 자국 내 반도체 제조를 향상시키기 위해 미국이 기업 유치에 투자
- ✓ 미국에 반도체 관련 특허 쏠림



삼성반도체 '김기남 프로젝트' 가동... 패키지 신공정 독자 개발

발행일 : 2017-12-27 17:00 지면 : 2017-12-28 1면

English Translation

일명 '김기남 프로젝트'로 온양에 라인 구축...애플 AP 물량 재수주 포석

2018년 이후 삼성전자 특허

- ✓ TSMC에게 뺏긴 AP 수주를 되찾으려는 삼성전자의 노력
- ✓ 첨단 패키지 독자 개발 프로젝트

애플, 아이폰7용 AP 전량 TSMC에 맡겼다... 삼성 `초비상`

발행일 : 2016-02-11 19:20 지면 : 2016-02-11 1면

English Translation


삼성 공장가동률 저하 비상...칩위탁생산 놓고 혈전 계속

2016년 이후 TSMC 특허 급증


- ✓ FOWLP 기술의 개발을 통해 아이폰 7용 A10칩을 전량 수주
- ✓ 패키지 산업에 전폭적인 투자

기술별 동향: 2.5D

2.5D 기업별 특허동향



2.5D 기술별 특허동향




1. Intel은 EMIB를 주력으로 2.5D 패키지 기술 개발

✓ 2022년 반도체 기업 중 첨단 패키지 설비투자 규모 1위


2. 저비용, 고생산성 이중 접합 기술로 RDL 인터포저 특허 출원량 多

2.5D 칩렛기술관련 기술별 특허동향



기술별 동향: 3D

3D 기업별 특허동향



1. 삼성전자와 TSMC가 3D 칩렛 기술 출원을 주도



- ✓ 삼성전자 대비 TSMC가 다소 낮은 특허 수를 보이지만, TSMC의 출원 81건 중 40건이 하이브리드 본딩으로 가장 발전된 기술 특허를 확보함

2. 2016년 이후, 마이크로 범프&하이브리드 본딩 특허 출원 급증

- ✓ 전공정 한계에 대한 기업의 움직임이라는 추측


3. 3D 칩렛 기술을 주도하고 있는 기술에 대한 삼성전자와 TSMC의 높은 특허 출원 수

3D 기술별 특허동향




③ 마이크로 범프&하이브리드 본딩 출원 주도


융복합 칩렛기술 관련 기업별 특허동향



삼성전자: 3.5D



TSMC: COWOS + TSMC-SOIC 융합



1. 삼성전자와 TSMC가 융복합 칩렛 기술 선도

- ✓ TSMC: CoWoS기술과 TSMC-SOIC 기술을 이용한 융복합 모델 개발 완료
- ✓ 삼성: 융복합 모델인 3.5D를 개발하기 위한 지속적인 투자와 노력 진행

정성분석


☑ 효율성과 실시가능성을 통한 주요 특허 선정

특허를 통해 효율성 평가

〈US 15-003150 특허〉

- 칩 스택은 평탄화 공정 동안 패키지층에 의해 보호
- 상기 칩 스택은 평탄화 공정 시 접지되지 않음
- 평탄화 공정 시 칩 스택이 손상되는 것이 방지
- 칩 스택의 품질 및 신뢰성이 현저히 향상

청구항 및 SMART 5 등급을 참고하여 실시 가능성 평가



(제공 일자 : 2023.08.31)

총점등급	권리성	기술성	활용성
A A A	A	BBB	AA

권리성 - 제 3자와의 특허분쟁에서 독점배타적 지위를 유지할 수 있는 정도
기술성 - 기술동향과 부합하거나 선도하는 정도
활용성 - 비즈니스에 활용되는 정도 및 활용 가능성



기술분류	국가 코드	출원 번호	출원일	주요 특허 등급
2.5D	KR	2016-0117245	2016.09.12	상
2.5D	US	15-260099	2016.09.08	상
3D	KR	2016-0060362	2016.05.17	상
융복합	US	15-003150	2016.01.21	상
2.5D	US	14-992535	2016.01.11	중
2.5D	US	14-986189	2015.12.31	중
2.5D	US	10-1577884	2015.12.09	상
3D	KR	2015-0168383	2015.11.30	상

✓ 시장성과 기술성을 통한 핵심 특허 선정

분류	시장성 평가 (30)		기술력 평가 (70)	
세부 분류	피인용 건수 (20%)	패밀리 국가 수 (10%)	특허분석평가 등급 (20%)	청구항 평가 (50%)
상	30건 이상 (100)	4개 이상 (100)	AAA (100)	3개 이상 만족 (100)
			AA (90)	
			A (80)	
중	10건 이상 (70)	2~3개 (50)	BBB (70)	2개 만족 (50)
			BB (60)	
			B (50)	
하	10건 이하 (0)	1개 이하 (0)	B ↓ (20)	2개 미만 만족 (0)
청구항 평가 기준				
넓은 권리 범위 해당 여부		산업 적용 가능 여부		
칩렛의 문제 • 성능을 개선 여부		기술 분야별 핵심기술 여부		
평가 점수 = $\frac{2}{10} \times (\text{피인용 수}) + \frac{1}{10} \times (\text{패밀리 특허 수}) + \frac{2}{10} \times (\text{특허등급}) + \frac{5}{10} \times (\text{청구항 평가})$				



No.	기술분류	국가코드	출원번호	피인용수	패밀리 국가 수	특허 분석 평가 등급	청구항 평가	점수
1	2.5D	US	12-459007	246	12	AAA	100	100
2	융복합	US	17-0005072	38	5	AAA	100	100
3	3D	US	11-647704	221	9	AA	100	98
4	2.5D	US	13-678058	50	4	A	100	96
5	2.5D	US	10-1577884	10	4	AAA	100	94
6	2.5D	US	14-992535	16	9	AAA	100	94
7	3D	US	11-038210	250	2	AA	100	93
8	2.5D	US	13-665706	126	7	BB	100	92
9	3D	US	12-501100	95	3	A	100	91
10	3D	US	13-243493	65	3	A	100	91

2.5D 핵심 특허 10건

출원 국가	발명 명칭	출원인	출원번호	출원 날짜	상태 정보
US	Semiconductor package including a rewiring layer with an embedded chip	SAMSUNG ELECTRONICS CO., LTD.	15-468294	2017. 03.24	등록
US	High density organic bridge device and method	Intel Corporation	14-992535	2016. 01.11	등록
US	Integrated circuit package and method of forming same	Taiwan Semiconductor Manufacturing Company, Ltd.	14-986189	2015. 12.31	등록
US	MICROELECTRONIC DEVICE, STACKED DIE PACKAGE AND COMPUTING SYSTEM CONTAINING SAME,	Intel Corporation	10-1577884	2015. 12.09	등록
US	Integrated circuit package substrate	INTEL CORPORATION	14-368721	2013. 10.16	등록
US	Method and system for a semiconductor for device package with a die-to-package substrate first bond	Amkor Technology, Inc.	13-678058	2012. 11.15	등록
US	X-line routing for dense multi-chip-package interconnects	Intel Corporation	13-665706	2012. 10.31	등록
US	Wiring board, manufacturing method of the wiring board, and semiconductor package	Shinko Electric Industries Co., Ltd.	12-940119	2010. 11.05	등록
US	Multi-chip package and method of providing die-to-die interconnects in same	Intel Corporation	12-459007	2009. 06.24	등록
US	Semiconductor package, method of production of same, and semiconductor device	Shinko Electric Industries Co., Ltd.	11-145924	2005.06. 07	등록

3D 핵심 특허 10건


출원 국가	발명 명칭	출원인	출원번호	출원 날짜	상태 정보
US	Molded direct bonded and interconnected stack	Invensas Bonding Technologies, Inc.	16-460068	2019. 07.02	등록
US	Semiconductor packages and methods for fabricating the same	SAMSUNG ELECTRONICS CO., LTD.	14-744031	2014. 06.27	등록
US	Bump structures for semiconductor package	Taiwan Semiconductor Manufacturing	13-624356	2012. 08.31	등록
US	Connector design for packaging integrated circuits	Taiwan Semiconductor Manufacturing	13-343582	2011. 05.30	등록
KR	열 관리를 위한 미세가공된 필라 핀들을 포함하는 전자 패키지 및 다이를 제조하는 방법	윌컴 인코포레이티드	2012-7022268	2011. 01.26	등록
US	Method of fabricating stacked chips in a semiconductor package	Samsung Electronics Co., Ltd.	13-243493	2010. 10.06	등록
US	Semiconductor package structure and method for manufacturing	Chipmos Technologies Inc.	12-501100	2009. 01.06	등록
US	Low-cost and ultra-fine integrated circuit packaging technique	Taiwan Semiconductor Manufacturing Company, Ltd.	11-796297	2007. 04.27	등록
US	Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same	Hynix Semiconductor Inc.	11-647704	2006. 12.29	등록
US	Semiconductor packages and methods for fabricating the same	Samsung Electronics Co., Ltd.	11-038210	2004. 06.18	등록

융복합 핵심 특허 10건

출원 국가	발명 명칭	출원인	출원번호	출원 날짜	상태 정보
US	Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices	International Business Machines Corporation	16-697682	2019. 11.27	등록
US	Semiconductor package and manufacturing method thereof	Taiwan Semiconductor Manufacturing Company, Ltd.	16-547567	2019. 08.22	등록
US	Interconnect architecture with silicon interposer and EMIB	Intel Corporation	16-235879	2018. 12.28	등록
US	Multi-die stacks with power management	Intel Corporation	16-146463	2018. 09.28	등록
US	High-density chip-to-chip interconnection with silicon bridge	International Business Machines Corporation	15-828463	2017. 12.01	등록
US	Innovative way to design silicon to overcome reticle limit	Intel Corporation	16-481421	2017. 04.01	등록
US	Chip package having die structures of different heights and method of forming same	Taiwan Semiconductor Manufacturing Company, Ltd.	2017-0005072	2016. 01.21	등록
US	Fan-out package structure and methods for forming the same	Taiwan Semiconductor Manufacturing Company, Ltd.	13-896889	2013. 05.17	등록
US	Molded ultra thin semiconductor die packages, systems using the same	Fairchild Semiconductor	12-200819	2008. 08.28	등록
US	Pad structure for 3d integrated circuit	Taiwan Semiconductor Manufacturing Co., Ltd.	12-119255	2008. 05.12	등록

Si 인터포저

2012




KR 10-2012-0104329

서포팅 스틱프너를 추가 증착하여
인터포저 워피지 현상을 방지



2013




US 13-678058

TC 본딩을 이용하여, 언더필
충진 시 가열 온도를 낮춤



2014




KR 2013-0040373

인터포저와 다이 사이에 본드라인 재료를
충진하여, 다이 워피지 현상을 방지

Si 브릿지

2009




US 12-459007

실리콘 브릿지를 이용한 이중 접합



2012




US 13-665706

Si 브릿지 + RDL 인터포저를
이용한 이중 접합



2020



US 16-936433

브릿지 구조와 범프를 이용한 이중 접합

Si 인터포저

2012

2013

2014

장치

공정

소재

워피지 현상 개선으로
구조적 안정화

구조를 변경하지 않는 추세

KR 10-2012-0104329
서포팅 스티프너를 추가 증착하여
인터포저 워피지 현상을 방지

US 13-665706
증진시 가열 온도를 낮춤

KR 2013-0040373
인터포저와 다이 사이에 본드라인 재료를
충진하여, 다이 워피지 현상을 방지

Si 브릿지

2009

2012

2020

Si 브릿지

Si 브릿지
+ RDL 인터포저

브릿지 구조
+ 범프

실리콘 절감화

새로운 구조를 적용


US 12-459007
실리콘 브릿지를 이용한 이중 접합

US 13-665706
이중 접합

US 16-936433
브릿지 구조와 범프를 이용한 이중 접합

Si 인터포저

2009




KR 10-2009-0117560

마이크로 범프의 기본구조
(필러-솔더)



2011




US 13-343582

금속 캡을 필러 위에 형성하여
리플로우 시, 범프 브릿징 방지



2020




US 16-885748

하단 다이의 상면에 비전도성 필름을
형성하여 전기적 성능 향상

Si 브릿지

2005




US 12-459007

복수의 본딩 패드로 TSV 내부
금속 물질을 전기적 연결



2007




US 13-665706

재배선 구조체를 이용하여
TSV와 칩의 상호연결



2008



US 16-936433

전극으로 TSV를 전기적 연결

마이크로 범프

2009

2011

2020

부가 요소 추가

전력 효율 향상
큰 구조 변경 X

KR 10-2009-0117560

마이크로 범프의 기본구조
(필러-솔더)

US 13-343582

금속 캡을 필러 위에 형성하여
리플로우 시, 범프 브리징 방지

US 16-885748

하단 다이의 상면에 비전도성 필름을
형성하여 전기적 성능 향상

TSV

2005

2007

2008

연결 소재 변경

칩 연결 구조
간단화

US 12-459007

복수의 본딩 패드로 TSV 내부
금속 물질을 전기적 연결

US 13-665706

재배선 구조체를 이용하여
TSV와 칩의 상호연결

US 16-936433

전극으로 TSV를 전기적 연결

회피설계

특허명 / 등록번호

고밀도 유기 브리지 장치와 방법
/ US 9548264 B2

출원인


Intel Corporation

패밀리 특허

총 17건 (US 5, JP 3, KR 2, EP 2,
TW 1, CN 1, SG 1, BR 1, WO 1)


인용/피인용 문헌

인용 문헌 34건
피인용 문헌 15건



특허 요약


유기 기판과 유기 브릿지를 사용하여
열팽창 계수 불일치를 극복하는
이종 접합 제조 방법



분석 가치

- ✓ 유기 폴리머 기판과 실리콘 층이 없는 유기 브리지를 사용하여 열팽창계수 불일치로 인한 박리, 균열을 방지한다.
- ✓ 실리콘을 이용하지 않아 제조 비용을 절감한다.


본 특허는 해당 사안과 밀접한 패키지 제조 방법을 제시한다.



<패키지와 보드 사이의 열팽창 차이>

2.5D 회피설계 : 주요 구성 요소

2023캠퍼스 특허 유니버시아드
[A2] 칩렛 패키지 기술

발명 명칭	고밀도 유기 브릿지 장치와 방법	등록번호	US 9548264 B2	
출원일	2016.01.11.	출원인	Intel Corporation	
행정정보				
존속기간 만료(예정)일은 2032.12.20.이며, 2020.06.25. 연차료를 납부함				
구성요소	내용			회피 가능성
1	유기 폴리머 기판, 유기 폴리머 브릿지 및 전기 전도성 경로를 포함하는 마이크로 전자 패키지			X
2	유기 폴리머 기판은 리세스를 포함함.			△
3	유기 폴리머 브릿지는 유기 폴리머를 사용하여 유기 폴리머 기판의 리세스에 내장됨			O
4	유기 폴리머 브릿지는 복수의 금속 라우팅 층, 금속 패드 층 및 유기 폴리머 유전체 층을 포함함			X
5	유기 폴리머 유전체 층은 복수의 금속 라우팅 층과 금속 패드층 사이에 형성됨			X
6	전기 전도성 경로는 유기 폴리머 브릿지의 제 1 위치에서의 제 1 상호 연결 구조와 제 2 위치에서의 제 2 상호연결 구조로 형성됨			X

O: 삭제(치환)하여 회피설계 가능성 있음
△: 회피설계 시, 삭제(치환) 가능성 있음
X: 필수요소로 삭제(치환) 가능성 매우 낮음

대표 청구항

다음을 포함하는 마이크로일렉트로닉 패키지:

제1 와이어 폭이 약 $40\ \mu\text{m}$ 이고 제1 와이어 간격이 약 $40\ \mu\text{m}$ 인 제1 세트의 설계 규칙을 사용하여 생성된 유기 폴리머 기판;

기판에 내장된, 유기 폴리머 브릿지의 적어도 일부에 제2 세트의 설계 규칙을 사용하여 생성된, 제2 세트의 설계 규칙을 사용하여 생성된, 유기 폴리머 브릿지;

상기 제2 세트의 설계 규칙이 약 $3\ \mu\text{m}$ 의 제2 와이어 폭 및 약 $3\ \mu\text{m}$ 의 제2 와이어 간격을 갖는, 유기 폴리머 브릿지

상기 유기 폴리머 브릿지의 제 1 위치에 있는 제 1 상호접속 구조 및 상기 유기 폴리머 브릿지의 제 2 위치에 있는 제 2 상호접속 구조;

제1 상호접속 구조 구조와 제2 상호접속구조를 연결하는 유기 폴리머 브릿지 내의 전기 전도성 경로



회피설계

다음을 포함하는 마이크로일렉트로닉 패키지:

제1 와이어 폭이 약 $40\ \mu\text{m}$ 이고 제1 와이어 간격이 약 $40\ \mu\text{m}$ 인 제1 세트의 설계 규칙을 사용하여 생성된 유기 폴리머 기판;

기판 상에 위치한, 유기 폴리머 브릿지의 적어도 일부에 제2 세트의 설계 규칙을 사용하여 생성된, 제2 세트의 설계 규칙을 사용하여 생성된, 유기 폴리머 브릿지;

상기 제2 세트의 설계 규칙이 약 $3\ \mu\text{m}$ 의 제2 와이어 폭 및 약 $3\ \mu\text{m}$ 의 제2 와이어 간격을 갖는, 유기 폴리머 브릿지

상기 유기 폴리머 브릿지의 제 1 위치에 있는 제 1 상호접속 구조 및 상기 유기 폴리머 브릿지의 제 2 위치에 있는 제 2 상호접속 구조;

제1 상호접속 구조 구조와 제2 상호접속구조를 연결하는 유기 폴리머 브릿지 내의 전기 전도성 경로

기판에 내장된 브릿지를 기판 상으로 위치 변경

2.5D 회피설계 : 적용 가능 여부 및 기대 효과

2023캠퍼스 특허 유니버시아드
[A2] 칩렛 패키지 기술


✓ 적용 가능 여부

US 11735558 B2 대표 청구항 참조

브릿지 구성요소를 캐비티 내에 배치하는 단계

캐비티에 브릿지 컴포넌트를 배치하고, 상기 브릿지 컴포넌트는 제1 면과 대향하는 제2 면을 포함하고, 상기 브릿지 컴포넌트의 제2 면은 상기 브릿지 컴포넌트의 제1 면과 상기 기판 사이에 있고, 상기 브릿지 컴포넌트는 상기 브릿지 컴포넌트의 제1 면에 제1 도전성 접촉을 포함하고, 상기 브릿지 컴포넌트는 상기 브릿지 컴포넌트의 제2 면에 제2 도전성 접촉을 포함한다;

제1 솔더에 의해 브릿지 컴포넌트의 제2 도전성 접촉부를 기판의 제1 도전성 접촉부에 커플링하는 단계;



브릿지를 기판 상으로 위치 변경가능

✓ 기대효과

매립된 브릿지를 사용하는 방법의 문제

공정 방법 복잡
고비용

미세 피치 비아 형성
상호 연결하기 위한 도금

브릿지의 위치 변경을 통한
새로운 유연성 제공

특허명 / 등록번호

반도체 패키지와 동일한
것을 제조하기 위한 방법
/ US 9461029 B2

출원인


SAMSUNG ELECTRONICS
CO., LTD.

패밀리 특허

총 3건 (US 2, KR 1)


인용/피인용 문헌

인용 문헌 23건
피인용 문헌 51 건



특허 요약


몰딩과 언더필 공정으로,
상부 반도체 칩과 하부 반도체 칩의 크기
차이로 인한 오버행을 극복하는 적층 패키지




분석 가치

- ✓ 오버행 발생 여부에 상관없이, 크기가 상이한 반도체 칩들을 적층 할 수 있어 **수율을 향상**시킨다.
- ✓ 상단의 다이와 패키지 기판이 직접 연결된 구조는 **전압 강하를 방지**할 수 있으나, 오버행이 필연적으로 발생한다.

본 특허는 해당 사안에 직접적인 해결방안을 제시한다.



<Intel 사의 ODI cavity>

발명 명칭	반도체 패키지 및 제조 방법	등록번호	US 9461029 B2	
출원일	2015.06.19	출원인	SAMSUNG ELECTRONICS CO., LTD.	
행정정보				
존속기간 만료(예정)일은 2035.06.19.이며, 2020.03.18. 연차료를 납부함				
구성 요소	내용			회피 가능성
1	제 1 반도체 칩을 패키지 기판 상에 배치함			X
2	제 1 반도체 칩의 전면과 후면을 관통하는 관통 전극			X
3	패키지 기판 위에 형성되고, 제 1 반도체 칩을 둘러싸는 몰딩막			△
4	제 1 반도체 칩 위에 제 2 반도체 칩을 적층			X
5	제 2 반도체 칩은 제 1 반도체 칩의 측벽에 연장된 오버행을 가짐			X
6	제 1 반도체 칩의 후면과 제 2 반도체 칩의 전면 사이 비전도성 막을 제공하고 열 압착			O
7	비전도성 필름은 상기 제2 반도체 칩의 오버행을 넘어 돌출			△
8	제 1 반도체 칩과 제 2 반도체 칩을 전기적으로 연결			X

O: 삭제(치환)하여 회피설계 가능성 있음
△: 회피설계 시, 삭제(치환) 가능성 있음
X: 필수요소로 삭제(치환) 가능성 매우 낮음

대표 청구항

반도체 패키지를 제조하기 위한 방법, 상기 방법은 다음을 포함한다:

제1 전면, 상기 제1 전면과 반대되는 제1 후면, 및 상기 제1 반도체 칩을 적어도 부분적으로 관통하는 관통전극을 포함하는 제1 반도체 칩을 패키지 기판 상에 실장하는 단계;

상기 패키지 기판 상에 제 1 몰딩 층을 형성하며, 상기 제 1 몰딩 층은 상기 제 1 반도체 칩의 측벽을 따라 연장되며, 상기 제 1 반도체 칩의 상기 제 1 배면을 노출시키고, 상기 제 1 반도체 칩의 상기 제 1 배면과 실질적으로 공면을 이루는 상부 표면을 가진다.

상기 제 1 반도체 칩 상에 제 2 반도체 칩을 적층하고, 제 2 반도체 칩은 제 2 전면 표면을 포함한다. 제2 전면 반대편의 제2 후면제 2 전면에 구비되는 상호 연결 단자 **상기 제 2 반도체 칩의 상기 제 2 전면 및 상기 제 1 반도체 칩의 상기 제 1 후면 사이에 비전도성 막을** 제공하는 것

상기 제 2 반도체 칩이 상기 제 1 반도체 칩의 상기 측벽 위로 연장되는 오버행을 가지도록, 상기 제 2 반도체 칩의 크기가 상기 제 1 반도체 칩의 크기보다 크도록, **상기 제 2 반도체 칩을 상기 제 1 반도체 칩에 열 압축함으로써** 상기 제 2 반도체 칩을 상기 제 1 반도체 칩에 전기적으로 연결하는 것.

상기 **열적으로 압축된 비전도성 필름**은 상기 제 2 반도체 칩의 돌출부를 넘어 돌출되고 상기 제 1 몰딩 층에 의해 지지된다.

회피설계

반도체 패키지를 제조하기 위한 방법, 상기 방법은 다음을 포함한다:

제1 전면, 상기 제1 전면과 반대되는 제1 후면, 및 상기 제1 반도체 칩을 적어도 부분적으로 관통하는 관통전극을 포함하는 제1 반도체 칩을 패키지 기판 상에 실장하는 단계;

상기 패키지 기판 상에 제 1 몰딩 층을 형성하며, 상기 제 1 몰딩 층은 상기 제 1 반도체 칩의 측벽을 따라 연장되며, 상기 제 1 반도체 칩의 상기 제 1 배면을 노출시키고, 상기 제 1 반도체 칩의 상기 제 1 배면과 실질적으로 공면을 이루는 상부 표면을 가진다.


제 1 반도체 칩 상에 제 2 반도체 칩을 적층하고, 제 2 반도체 칩은 제 2 전면 표면을 포함한다. 제2 전면 반대편의 제2 후면제 2 전면에 구비되는 상호 연결 단자 **상기 제 2 반도체 칩의 상기 제 2 전면 및 상기 제 1 반도체 칩의 상기 제 1 후면 사이에 비전도성 액상 언더필을** 도포하는 것

상기 제 2 반도체 칩이 상기 제 1 반도체 칩의 상기 측벽 위로 연장되는 오버행을 가지도록, 상기 제 2 반도체 칩의 크기가 상기 제 1 반도체 칩의 크기보다 크도록, **상기 제 2 반도체 칩을 상기 제 1 반도체 칩에 리플로우공정을 통해** 상기 제 2 반도체 칩을 상기 제 1 반도체 칩에 전기적으로 연결하는 것.


상기 **MR-MUF에 의해 형성된 액상 몰딩**은 상기 제 2 반도체 칩의 돌출부를 넘어 돌출되고 상기 제 1 몰딩 층에 의해 지지된다.

열 압축 미 실시, MR-MUF로 교체
방법(전기적 연결, 언더필 형성), 소재(NCF-→MUF)

☑ 적용 가능 여부



(1)→(2): 비전도성 필름 부착
(2)→(3): 열 압착(전기적 연결)
(3)→(4): 상부 몰딩




(2')→(3'): MR 공정 (전기적 연결)
(3')→(4'): MUF 공정 (언더필, 상부몰딩)

TC-NCF 공정을 MR-MUF 공정으로 대체하여 본 특허와 동일하게
오버행을 극복하는 패키지 제조 방법을 제공할 수 있음


본 특허에 회피 설계 기술(MR-MUF)을 적용할 수 있다고 판단하였음

✓ 기대 효과


제작 과정 변경



하부몰딩



TC-Bond



상부 몰딩

MR-MUF로 치환 시, 생략 가능

회피 설계로 제시하는 기술은 언더필과 몰딩을 한번에 진행할 수 있다는 특징이 있어 본 특허의 상부 몰딩 과정을 생략할 수 있음.

➡ 기술적 진보

참고 사례


SK 하이닉스, 세계 최초 12단 적층 HBM3 개발...

2023.04.20 SK Hynix NEWSROOM

SK하이닉스 기술진은 이번 제품에 어드밴스드(Advanced) MR-MUF와 TSV 기술을 적용했다. 어드밴스드 MR-MUF 기술을 통해 공정 효율성과 제품 성능 안정성을 강화했고, TSV 기술을 활용해 기존 대비 40% 얇은 D램 단품 칩 12개를 수직으로 쌓아 16GB 제품과 같은 높이로 제품을 구현할 수 있었다는 게 SK하이닉스의 설명이다.

R&D 전략

칩렛 패키지 공백기술 버블차트



주요 특허 61건 대상

공백영역

- 융복합의 구조적 안정화
- 발열현상 개선


저 개발 영역 (기술 한계, 사업 가치)

- 융복합의 소형화
- 융복합의 비용절감

R&D 목표 : 발열 현상 해소!



모바일 시스템 폼팩터 변화에 따른 패키지 열 문제



AMKOR Technology


CSP(Chip Scale Package) 기술로 향하는 현재의 추세로 인해 패키지 단계에서 **온도 상승을 해소할 만한 공간**이 적어졌다.

발열 관리 솔루션은 패키지의 **열 방출**을 위한 가장 효과적인 방향이라는 측면에서 패키지 설계를 수행해야 한다.

R&D

반도체 미세화, 발열 컨트롤에 달렸다

메모리 소자를 비롯해 대부분의 전자소자가 초소형화 되었고... **10nm 미만**에 다다르면서 감당하기 힘들 발열이 나타나는 등 심각한 문제점들이 나타난 것이다.




TSMC 수랭 기술

KAIST, 반도체 소자 발열 문제 해결 실마리 찾아

KAIST 연구팀은 100나노미터 두께의 티타늄 박막에서 발생하는 표면 플라즈몬 폴라리톤에 의해 열전도도가 약 25% 증가함을 확인했다. 나노스케일 두께의 박막에서 열을 평면 방향으로 빠르게 분산시키는데 적용될 수 있는 점에서 고성능 반도체 소자 개발에 시사하는 바가 크다.


반도체 소형화(고 집적화) 기술로 향하는 추세에 대응하기 위한
반도체 내부에서 발생하는 열을 효율적으로 방출하는 기술 개발

고체 언더필 방식의 문제점



- ✓ 개별 칩에 압력을 가하기 때문에 생산성이 낮다.
- ✓ 압력 조절로 인한 불량률이 발생한다.
- ✓ 액체 언더필 대비, 방열 특성이 낮다.

액상 언더필 방식



- ✓ 액체 소재의 언더필로 빈 공간을 Void 없이 채우기때문에 방열 특성 우수
- ✓ 액상 재료이기에 많은 첨가물을 넣어 방열 특성을 높임
- ✓ 패키지를 식히는 시간을 생략하여 생산성 개선

액체 언더필의 단점




액체 언더필 점성

액체의 점성으로 인한 Void 발생

정보의 입 출구 역할(I/O)을 하는 범프 수 증가



범프 사이의 간격이 좁아짐에 따라 유체의 저항하는 점성에 의해 퍼짐의 정도 불확실



Underfilling Fine Pitch BGAs, R. Wayne Johnson (2001)

연구보고서에서 언급한 언더필 문제


내·외부의 물리적 충격을 흡수하기 위한 적합한 레진 소재가 필요하고, 열 충격을 흡수하기 위한 열팽창계수가 낮은 레진 소재를 적용해야 하며, 열팽창계수의 조절, 높은 신뢰성에 영향을 주는 구형 미세 필러의 함량을 높여야 함. 그러나 필러의 함량을 높일 경우, **점도가 높아지고 흐름성이 저하되는 문제점**

언더필 소재 기술 동향, 한국산업기술평가관리원(2022)

첫 번째, **언더필 재료가 부품의 바닥면을 완전하게 덮지 못하는 '커버리지' 문제**는 점성과 불규칙한 볼 레이아웃으로 인해 발생한다.

Study on Solder Joint Reliability of Fine Pitch CSP,
AEG, Flextronics International, Inc (2014)

사례



KR 10-0975964 B1

나노 실리카를 포함하는 액상 언더필을 이용한 패키지 방법


Void 발생을 방지

2021 전자 패키지 기술 국제 학술 대회(IPECT)

나노실리카의 언더필내 분산에 대한 핵심인자 분석, Xiaomeng Du

언더필에 나노 실리카를 첨가하면서 점도가 크게 향상되는 문제에 대해 실리카의 표면 개질 후, 큰 필러가 작은 필러에 비해 더 우수한 분산도를 얻었으며, 이는 수지 내에서 균일한 분산도를 나타냈습니다.

나노실리카-에폭시수지, 나노실리카 함유 유/무기복합수지 및 이들의 제조방법



KR 10-2569564 B1

〈청구항 1항〉

상기 유기용매에 분산된 나노실리카 입자를 에폭시 화합물로 2차 표면처리하는 단계; 및 상기 2차 표면처리된 나노실리카 입자를 포함하는 유기용매 분산액에 비수용성 에폭시수지를 투입하고...

문제점

언더필 점성 문제 해결 X


입자의 크기가 작을 경우, 나노 실리카 언더필의 응집 성질을 개선하지 않았다.

표면 개질한 나노실리카 언더필을 패키지에 적용한 사례가 적음


가능성

나노 실리카 언더필을 패키지에 적용

표면 개질을 통해 나노실리카 언더필 내 점성 문제를 해결




나노 실리카 언더필 문제를
표면 개질을 실시하여 해결



칩렛 패키지 기술에 적용

R&D 전략 예시 도면

나노실리카 언더필




표면 개질한 나노실리카 언더필을
충진하는 칩렛 패키지 기술



방열 특성 개선

액체 소재의 언더필로
빈공간을 Void없이
채우기에 방열특성 우수



미세화 공정

기술발전에 따른 미세화 된
구조에 해당 기술 활용가능




재료변경

장치를 추가하지 않는
방식으로 반도체 소형화의
시장 동향에 부합

열 계면 물질

전자기기 내부에서 발생하는 열을 효율적으로 방출하기 위해 부품 사이에 삽입되는 열전도성 물질




열 계면 물질



높은 열 전도성 요구

탄소 섬유의 열전도성



금속
열전도



자유전자의 이동에 의해 발생

전자 전도현상 자유 전자에 의해 발생


탄소섬유
열전도



원자의 격자구조의 진동에 의해 발생

전자 전도현상과 격자구조의 진동 무관

탄소 섬유 열 계면 물질 (VACNT-TIM)



높은 열 전도율


열전도율은 일반적으로 $80 \text{ W/M}^{\circ}\text{K}$ 정도이며, 기술발전됨에 따라 약 $770 \text{ W/M}^{\circ}\text{K}$ 수준까지 향상 예측



높은 열 및 화학적 안정성

일반적으로 공기 중에서 650°C 까지 안정적

탄소 섬유 열 계면 물질의 한계



탄소 섬유

방향에 따라 열 전도율이 달라지는 이방성 구조로 수직으로 배향 되었을 때 성능이 가장 좋음




공정난이도 高

탄소 섬유를 이용한 공정에 대한 연구개발 필요

예시특허 (탄소섬유 열 계면 물질)

KR 10-1138870 B1



기관


탄소 나노 튜브 어레이 복합체를
기초로 하는 나노기술 열 물질




유효 접촉 면적 증가

열 전도도 향상


KR 10-1138870 B1 제조 방법




표면상에 수직으로 배향된
CNTs의 어레이 설치



CNTs 사이의 간극 공간에
충진재를 충전



노출된 단부가 벤딩되도록
CNTs의 노출 단부를 가압




에칭하여 각 CNT의
열 단부를 노출

감사합니다

부록

☑ 2021년 반도체 패키지 투자 추이



출처: Yole group




약 120억 달러 투자

☑ 세계 반도체 패키지 시장 규모




Si-인터포저



저전력 소모, 고성능 → 하이엔드
TSV 공정 → 낮은 생산성, 높은 원가


Si-브릿지




Si - 인터포저 대비 적은 실리콘 소비 → 경제성 확보

저비용 패키지 솔루션의 요구

RDL - 인터포저



실리콘 사용 X, TSV 공정 X → 높은 생산성, 저비용
인쇄회로 기판을 대체 → 소형 폼팩터 (모바일 패키지 솔루션)




HBM과 로직칩의 수평 연결 구조

연결 소재 변경


비용 절감화
소형화

솔더 범프

적층 초기 방식




직경이 큰
솔더 범프



낮은 집적도
범프 브리징

하이브리드 본딩



Bump 사용 X
Cu-Cu로 칩을 연결

박형화, I/O 수 증대
전공정 기술 도입

마이크로 범프



Cu-Pillar (구리기둥) 위
솔더 범프를 놓은 형태


경제성 확보

Cu의 높은 열 전도도

열적 특성 향상

칩 간 피치 최소화의 요구



범프 미세화로 인해
여전히 범프 브리징 존재



복수의 칩(다이)
수직 연결 구조

연결 구조 변경

패키지 박형화
높은 집적도 (I/O 최대화)

구성요소	본 특허 (US 9548264 B2, 2016 인텔)	무효화 특허 (US 8064224 B2, 2008 인텔)	판단
구성 1	유기 폴리머 기판	유기 기판	동일
구성 2	유기 폴리머 기판에 내장된 유기 폴리머 브리지	유기 기판에 내장된 실리콘 패치	일부 차이
구성 3	유기 폴리머 브리지의 제 1 위치에 있는 제 1 상호접속 구조 및 유기 폴리머 브리지의 제 2 위치에 있는 제 2 상호접속 구조	실리콘 패치의 제 1 위치에서의 제 1 상호접속 구조와 제 2 위치에서의 제 2 상호접속 구조	일부 차이
구성 4	제 1 상호 접속 구조를 제 2 상호 접속 구조체에 연결하는 유기 폴리머 브리지 내의 전기 전도성 경로	제 1 상호접속 구조와 제 2 상호 접속 구조를 연결하는 실리콘 패치의 전기 전도성 라인	일부 차이
도면			



구성 2, 3, 4와 관련하여 본특허와 무효특허의 설계 구조는 대부분 동일하나, 구성 2에서의 내장된 부품이 유기 폴리머 브리지와 실리콘 패치로 구성되어 있다.

구성요소	본 특허 (US 9548264 B2, 2016 인텔)	무효화 특허 (JP 2002-084108 A, 2002.03.22 파나소닉)	판단
구성 1	유기 폴리머 기판에 내장된 유기 폴리머 브리지	기판 상에 형성한 것을 특징으로 하는 전송 선로 칩	일부 차이
		띠형 금속박과 유전체 필름을 교대로 배열하여 이루어지는 전송선로 칩	
부가자료 1	【0050】B스테이지의 유전체 막 21으로서 유리 에폭시 복합재료, 유리 BT레진 복합재료, <u>에폭시 수지, 아라미드 에폭시 수지 중 1 종류 또는 2 종류 이상으로</u> 구성되는 수지 함침 시트 또는 수지 함침 섬유 시트를 사용할 수 있다. 고밀도화를 위해 특히 얇은 동박을 이용할 경우에는 취급의 편의상, 에폭시 수지 등의 수지 부착 동박을 이용할 수 있다. 이 경우, 상기 에폭시 수지도 유전체 막의 두께에 추가된다.		

본 특허의 브리지에 해당하는 무효화 특허의 전송 선로 칩은 유전체 필름으로 구성되어 있다.

부가 자료 1을 참고하면 유전체 필름은 유기 폴리머인 에폭시 수지로 이루어진다.

결론적으로 본특허와 무효화 특허의 브리지(전송선로 칩)의 소재는 동일하다

본 특허는 무효화 특허 1, 2의 결합을 통해 용이하게 발명될 수 있다.



무효화